草稿 ....

DDR3/4/5 的電路圖上 都會見到clk+/clk-

圖一  顯卡線路上的DDR3 clk+/clk-  的終端電阻

 

這是因為 高速世界裡 配對的正反線路上出現不同相位延遲偏差 即所謂的差分對內延遲差（Intra-pair Skew） (註一) 引發共模問題

圖二 相位延遲偏差  Excel 擬圖

 

 

可以看到 理論上相位對齊無延遲偏差的情況下 共模訊號是完全抵消的

而當出現不同相位延遲偏差 會衍生出現共模訊號

 

圖三 原始型態差分對的終端電阻   可以在 LVDS RS485 上看到

 

當出現共模問題時  正反線路上 當下的信號同相 此時 終端電阻兩端等電位

也就是說終端電阻失去意義 導致 信號返射干擾

 

為了改這情況  努力方向有幾個 將此電阻改回如同單端特性阻抗各自獨立終端電阻 這種接法就是為了當出現共模問題  獨立的終端電阻有接地因此仍有效用消除信號返射

 

上述談到是針對 消除信號返射 但是沒對延遲偏差進行糾正補償

常見的糾正補償手段  在可預見的條件裡經過計算補償

具體表現在PCB 繪製軟體 補償線路長度的延遲 

例如 密集的 BGA  訊號+/- pad 分屬不同內外環   線路過彎 內外環不等長

 

以前單線時代  基本的是要求到等線長   補償在哪裡不拘

在高速差分世界裡  每遇一個延遲環節就需就近進行補償

因為訊號未做就近進行補償  中途可能是相同實體位置 當處兩線上信號時間軸未必是對齊   

當有 外來雜訊以空間偶和侵入時  在PCB某位置(假設標記A處)  而該對線即使最終處長度延遲糾正補償  但是外來雜訊在兩線上信號時間軸 是錯開的  於是明明可以用共模處理排除 卻被當成差模處理 

 

隨著高速線路不斷技術推進 以前細微不計的些許誤差  逐漸成為必須技術關鍵要點

若是單以電路觀念解讀阻抗裡要素  2πLC   也就是 電阻 電感 電容 

而微觀一些 就需探討實物元件構造工法  分析解讀其結構上電阻 電感 電容  對應關係

 

PCB 上 三大基礎材料 銅(線路) 環氧樹脂 玻纖紗束  對應阻抗裡要素

銅導體的厚與長  對應電感

環氧樹脂 玻纖紗束  介電材料系數  對應電容

 

而環氧樹脂介電材料系數  基礎約是3.7 厲害的有到2.7

玻纖紗束 4.2-4.8 這還是高速入門級  其他不限制高速管理 會到5以上

 

玻纖紗束的經緯疊合區  代表介電材料系數 最多

而無經緯線的空窗區     代表介電材料系數 最小

 

訊號行經各自不同電容區域時 各位置阻抗當然不同

於是 當平行的差分線 每條各自電容際遇不同  

 同位置的一條線放在每一片PCB 上代表著不同電容表現 

這就是所謂的織紋效應

定位上玻纖布的經緯織紋 是不切實際的想法

就 玻纖布本身的改善的方向 就是將玻纖紗束的纖絲從圓柱形改成攤開平整稱為開纖布平纖布

目的是空窗部位占比縮小

其他還有降介電材料系數 玻纖材料改性 環氧樹酯改性 改材料如鐵氟龍 陶瓷

 

在PCB 線路製作上在此前作法是將 整張圖形轉10度左右 暫時以較耗費邊材方式 

後來繪製軟體改善允許任意角直線  將線傾斜角度

這就是你看到顯卡PCIE 到顯卡晶片 走線方式 有著與其他走線明顯迥異風格的緣故

 

而更高階材料領域  PCB 拚的是 與玻纖板貼合這一面的銅箔平整度

銅箔與玻纖板貼合  歷來慣用工序 是將內層銅箔面加工作成粗糙面 後續與樹酯層熱熔壓合

粗糙面咬著樹酯層 增加附著力 應用上需能通過數次錫爐作業 失敗情形就是銅箔剝離

但是更高階需求時 為求平整度 取消粗化的物理性處理改為化學處理增加化學鍵結力

具體做法 就是矽烷偶合劑  雖然這在基板廠理樹酯合入玻纖布之間應用成熟

但是對於PCB電路板廠  有著新設備投資 與技術管理

 

因此 PCB電路板廠   基板層間疊構方法更動 有別於過去 

圖 疊構圖比較  一般4層 6層   RO板

 

由於製作上 導通孔銅需作電鍍  最外層線路不能與內層線路一起蝕刻製作

因此 該基板內層階段 僅能蝕刻一面  重複一次線路蝕刻工序)

一般板 一片基板內層兩面同時一次蝕刻 

RO板 靠外的兩片基板 分別只能蝕刻一面 

Rogers公司為技術領導商有稱RO Board  

如Nittibo日東紡玻纖 有稱Ni glass  這是低介電玻纖   

在技術文獻上都是常被引用的廠商

 

 

雖然很多情況都是 圍繞在介電系數動手腳  化工  但是也有小兵立大功的例子  如布線技術

這裡想說的是 如果沒對 電容形成因素足夠認識  上面布線技術是想不出來的

 

這也是 矽半導體材料  碳化矽（SiC）及氮化鎵（GaN）在拚甚麼...拚 載子遷移率 carrier mobility 

載子遷移率 是合併談electron mobility  hole mobility 事實上電子 電洞 遷移率是不同的

說白些...速率愈高 意思就是導電好  銅導電比鋁好這樣的例子

另外 電子速率比電洞還高   這就是功率 MOSFET  同技術下 P/N 成本價格不同

   N-ch 走電子流 而P-ch 走電洞流   ==> N-ch MOSFET 佔便宜  許可的電流優於 P-ch MOSFET

P MOS 須加大通道尺寸  意謂較高成本  才能比上 N MOS

註一

差分對內延遲差（Intra-pair Skew）配對的正反線路上出現不同相位偏差

差分對間延遲差（Inter-pair Skew）對與對間 .. 例如HDMI  Data(+/-) 對與 clk(+/-)對間