[問題求助]三組相移pwm電路實現

lula · 發表於 2020-3-2 22:53:08

本帖最後由 lula 於 2020-3-2 10:53 PM 編輯

想做出如下圖驅動訊號

驅動訊號.jpg

{vgs1 vgs2}互補式訊號 {vgs3 vgs4}與{vgs1 vgs2}相差180度 (須能改變duty)

{vgs5 vgs6}一組(duty各50%) vgs1 超前vgs5 θ角(須能改變θ角)

問題一:目前找到的ic大多兩組pwm訊號，要嘛內建相移180度或可調整相移角兩類型，想請問是否有合適的IC能夠一次達成3組且個別有閉迴路控制。

問題二:有想到用TL494做出2組相移180度訊號與UCC3895做出調變相移角訊號，不過兩顆不同IC輸出驅動訊號時有相位差，是否有鎖相電路或邏輯電路能

夠解決這問題。

或者覺得類比電路難以實現，使用數位控制較容易達成，麻煩各位前輩能夠提供意見。

ysc · 發表於 2020-3-2 23:42:26

RENESAS 64F3048F 或 64F3062F 系列單晶片可以做到三相PWM同步。

lula · 發表於 2020-3-3 15:36:05

ysc 發表於 2020-3-2 11:42 PM
RENESAS 64F3048F 或 64F3062F 系列單晶片可以做到三相PWM同步。

好的謝謝，目前想說看類比能不能達成，不行的話在學數控

阿明先生 · 發表於 2020-3-3 18:49:15

本帖最後由阿明先生於 2020-3-3 07:08 PM 編輯

三相PWM不曉得什麼用途？假如想用PWM調變產生三相正弦波(三相變頻器，正弦脈波調變簡稱SPWM)，應該使用STM32Fxxx系列單晶片較單純，比如STM32F103C8T6可以產生三組相移互補的PWM，三組PWM中央對齊，或是三組PWM邊沿對齊，還有PWM波的互補死區防止(防止互補上下MOS同時導通)，及八路12位元ADC，功能強大價格便宜，你需要的任何功能STM32F單晶片都有

STM32F103C8T6開發板才NT75元)
https://goods.ruten.com.tw/item/show?21531269028245

lula · 發表於 2020-3-4 00:14:52

阿明先生發表於 2020-3-3 06:49 PM
三相PWM不曉得什麼用途？假如想用PWM調變產生三相正弦波(三相變頻器，正弦脈波調變簡稱SPWM)，應該使用STM ...

要驅動自己設計的dc-dc converter，看到有人用混合控制(兩組交錯180互補訊號與調相移角控制)，所以想做看看。
目前手上有TI F28335開發板，之後再慢慢研究。
謝謝你提供意見。

SIMON1016 · 發表於 2020-3-4 00:33:16

lula 發表於 2020-3-4 12:14 AM
要驅動自己設計的dc-dc converter，看到有人用混合控制(兩組交錯180互補訊號與調相移角控制)，所以想做看 ...

類似 CPU/GPU 的VRM 那種多相供電 ?

lula · 發表於 2020-3-5 10:56:59

SIMON1016 發表於 2020-3-4 12:33 AM
類似 CPU/GPU 的VRM 那種多相供電 ?

這我不太確定

不過大概是向下圖這樣的控制方法
圖1.jpg

來源
High Step-Up/Step-Down Soft-Switching Bidirectional DC–DC Converter With Coupled-Inductor and Voltage Matching Control for Energy Storage Systems
Hongfei Wu, Member, IEEE, Kai Sun, Member, IEEE, Liqun Chen, Lei Zhu, and Yan Xing, Member, IEEE

SIMON1016 · 發表於 2020-3-5 11:23:38

lula 發表於 2020-3-5 10:56 AM
這我不太確定

不過大概是向下圖這樣的控制方法

VRM 差了好幾階

那份是用 DSP 作的

SIMON1016 · 發表於 2020-3-5 13:36:35

本帖最後由 SIMON1016 於 2020-3-5 01:45 PM 編輯

亂想的時序相位要模擬驗證一下
----------------
TL494 內 CLK 有D_FF 除以2 之後有分相Q1/Q2 分別代表 {vgs3 vgs4}與{vgs1 vgs2}相差180度 (須能改變duty )

(須能改變duty ) ==> TL494 PWM

{vgs5 vgs6} 由TL494 CT 取出重建 CLK除以2 或者除以4
並有前處理延時改變θ角與 CT ramp up 負沿觸發處理轉相供常為正沿觸發的D_FF

lula · 發表於 2020-3-6 10:29:31

本帖最後由 lula 於 2020-3-6 10:43 AM 編輯

SIMON1016 發表於 2020-3-5 01:36 PM
亂想的時序相位要模擬驗證一下
----------------
TL494 內 CLK 有D_FF 除以2 之後有分相Q1/Q2 分 ...

"{vgs5 vgs6} 由TL494 CT 取出重建 CLK除以2 或者除以4"

上面這裡不太懂怎麼做到，是指自己在弄一個CLK然後與TL494的對頻嗎?

舉例.jpg

是指這樣就能對頻同頻率嗎?

SIMON1016 · 發表於 2020-3-6 11:22:50

本帖最後由 SIMON1016 於 2020-3-6 11:26 AM 編輯

lula 發表於 2020-3-6 10:29 AM
"{vgs5 vgs6} 由TL494 CT 取出重建 CLK除以2 或者除以4"

上面這裡不太懂怎麼做到，是指自己在弄一個CL ...

TL494  的振盪電路  CLK不直接對外接PIN腳, 因此取其振盪電容CT 波形重建CLK

所謂重建CLK

Ramp 波形的Trigger Level and Phase 整理波形成 Digi H/L Pulse 送入需要正沿觸發的D_FF除頻

整理波形可以使用  :  反向史密特觸發器 74HC14 ( 選74HC  是考慮減小對 CT 負載耦合 )
D_FF除頻可以使用 : 74HC74

既然是從TL494 CT 承繼的信號關係自然也就與Q1 / Q2 同步

SIMON1016 · 發表於 2020-3-6 13:47:02

本帖最後由 SIMON1016 於 2020-3-6 01:59 PM 編輯

另外一個作法會清楚些

(1) TL494 Q1_vgs1 / Q2_vgs3 加起來(OR GATE)成為 CLK ;

(2) Option : CLK Delay for vgs1 超前vgs5 θ角(須能改變θ角)

(3) 之後 CLK 除以2 得 vgs5 vgs6

TL494 DIV.jpg